软件名称：
State machine design techniques for Verilog and VHDL
下载地址列表：
镜像地址一
